,特别是嵌入式体系,一般都是依据单片机或许ARM的嵌入式体系,基本上都由软件体系和硬件体系组成的,硬件体系方面,跟传统的建立硬件环境相同,只能做相对裁剪和功用拓宽,可是,本项意图课题是经过xilinx的开发板建立嵌入式的硬件环境,从最小体系到IP核的添加,都是依据需求进行拓宽的,完成1对1的拓宽,不浪费资源,并且依据的嵌入式体系的最大有长处是,既有PFGA的并行履行功率,又有嵌入式软件的逻辑进程剖析操控。
运用Spartan-6的XC6SLX16 CSQ234 作为主操控器,传感器运用摄像头ov6620图画颜色模块(兼测途径),运用超声波模块(HCSR04)测距,因为两者具有互补特性,所以能够很好的操控小车的运转状况,选用含糊算法核算出电机所需求的转速,和舵机的转角,然后完成稳步渐进。
解决方案:选用可编程逻辑器件FPGA作为操控器。FPGA能够完成杂乱的逻辑功用,规划大,密度高,体积小,安稳性高,IO资源丰富,易于外围功用扩展,跟着FPGA的本钱逐渐下降,并且依据FPGA的嵌入式体系的建立也成为可行,既有传统嵌入式的软件灵活性,也有FPGA的并行快速履行功率。
解决方案:因为直流电机的功耗大,决议选用7.2V,2000mAh的电池为供电源,选用LM25xx系列单片集成开关电源作为降压芯片,能够供给大功率的输出,转化功率高,功用安稳。
解决方案:选用BTS7960B建立全桥驱动,能够满意大功率的输出,别离驱动两个电机。
OV6620的同步信号时序如下:场同步信号VSYN 为两个正脉冲之间扫描一帧的守时,即
完好的一帧图画在两个正脉冲之间;行同步信号href 扫描该帧图画中各行像素的守时,
即高电平时为扫描一行像素的有用时刻;像素同步信号 PCLK为读取有用像素值供给同步信
号,高电平时输出有用图画数据。下图为OV6620 VSYN、href、PCLK三个同步信号之
VYNSC是判别是否一幅图画开端,周期是 20ms, 其间高电平继续时刻很短;href 是判
断是否一行图画的开端,周期是 63us 左右,其间高电平继续时刻为 40US,低电平继续
当然实际上没有这么多,消隐和无效信号去掉之后只要 292行;有用的灰度数据是内行中
断之后的上升沿内,所以不要内行中断后的 23US 后颜色。核算一下一行 OV6620 有多
少个点: 40us/110ns=363, 消隐和无效信号去掉之后只要 356 个点。足以证明
机的总线,底子无法捕捉到这个信号,此刻PCLK 的波形现已变为尖波,彻底没有意义捕捉
体系中选用了BTS7960B建立全桥驱动,能够满意大功率的输出,别离驱动两个电机。
BTS7960B 的芯片内部为一个半桥。INH引脚为高电平,使能BTS7960。IN引脚用于确认哪个MOSFET 导通。IN=1 且INH=1 时,高边MOSFET 导通,OUT 引脚输出高电平;IN=0 且INH=1 时,低边MOSFET 导通,OUT 引脚输出低电平。SR 引脚外接电阻的巨细,能够调理MOS管导通和关断的时刻,具有防电磁搅扰的功用。
3.5下图是由FPGA构建的最小嵌入式体系,是依据xilinx官方的EDK要求建立的。
软件规划首要分为三部分,榜首部分是最小体系的建立(软件初始化),第二部分是外部硬件的驱动,第三部分是中心算法。
外部硬件驱动,挑选以IP核的方式添加到最小体系向来,用硬件描绘言语编写驱动中心代码,然后软件经过寄存器驱动外部硬件。
在EDK规划中,能够新建测验代码,主动生成测验代码,经过串口打印验证成果。
在添加IP核进程中,需求依据超声波的时序要求,用硬件描绘言语描绘驱动的进程。
因为需求两路的PWM来别离操作舵机和直流电机,一切PWM的调试时至关重要的。
24小时客服热线:13809516086 咨询电话:0591-87827656 E-mail:596449043@qq.com
Copyright 2013-2017 华体会体育hth官方网站 版权所有
《中华人民共和国电信与信息服务业务》信息产业部备案号:华体会体育hth官方网站-hth华体会最新官网-华体会hth体育平台